IC Design Technology
ESD/TakeCharge
半導体LSIの静電保護回路技術で、チップサイズの小型化、ワンタイムソリューションによりマスク製造コストを著しく削減SOFICS社（旧Sarnoff Europe社）の持つ、ESD/TakeChargeの技術は、半導体LSIの静電保護回路技術で、チップサイズを小さくすることと、ワンタイムソリューションによりマスク製造コストを著しく削減し、製造コスト・原価低減に貢献します。
I/Oドライバや大きなトランジスタに使用されるシリコン領域に対して、TakeChargeを適用することにより、約30〜45%も削減、小型化が可能となり、1ウェハーあたり約＄100のコスト削減ができます。ESD効果も十分に得られる為、導入するメリットは絶大です。
ESD/PowerQubic
PowerQubic device "Hebistor Clamp"は、広範囲の電圧回路に対応可能で、低漏電、温度変化にも強く、かつ場所を取らないESD保護デバイスのため、従来のデバイスと比べて、プロセスの変更やマスク処理なしに適用できる、画期的なESDソリューションです。
＜主な特長＞
・High ESD robustness (scalable 2kV-4kV-8kV-...)
・Very low leakage (~nA at 25C, ~100nA at 125C)
・Guaranteed latch-up immune:
full current clamping above the high voltage supply level across the full temperature range
・Smallest silicon area footprint
・Lowest capacitance
・Tunable trigger and holding current, and voltage
・Cost effective ESD protection reliability for supply pins, IO interfaces, switches and large driver circuits
Powered by 
IC設計サービス
IC sense社は、アナログ・ミクスシグナルを始めとする、IC設計におけるコンサルティングから〜ASIC化までをトータルで行うサービスを提供しています。保有している数多くの優れたIPから、用途に応じてカスタマイズしてご提案するため、最小限のリスクで、最大限の性能を引き出すサポートが可能です。
＜サービス内容＞
・Advanced analog and mixed-signal integrated circuit design
・Design for extended temperature ranges and high voltages
・Design for testability (DFT)
・Full PVT and monte carlo simulations
・Layout of building blocks and complete ICs
・Verilog-A, VHDL-AMS, Verilog-AMS modelling
・Digital design, VHDL coding through partners
・ESD through partners
IC設計最適化ツール
EunEDA社のWiCkeDは、設計品質の改善、設計期間の短縮、複雑な回路設計管理を効率的に行い、回路設計における最も大きな課題である歩留りを飛躍的に改善します。
アナログ、複合信号メモリ設計からIP移行まで幅広くサポートする各種アプリケーションを用意しており、その実力は数多くのカスタマーから支持され実績を残しています。投資対効果がが求められる昨今、回路設計において、欠かせない必須ツールです。
Supported by
バナースペース
IPN（アイピーエヌ）株式会社
〒102-0093
東京都千代田区平河町 1-4-3
平河町伏見ビル7F
TEL:03-5212-3525
FAX:03-5212-3526
E-mail:ipn@ipncorp.com